生物安全是指生物性的传染媒介通过直接感染或间接破坏环境而导致对人类、动物或植物的直接或潜在的威胁。通过研究发现,传染媒介大部分是由微生物引起的。由于微生物种类繁多,且容易发生突变,在面对突发生物安全事件时,需要迅速确定微生物的种类及来源,才能够采取有效措施抑制传染媒介的扩散和发展,因此安全、可靠、快速、准确的微生物检测技术是生物安全领域中亟待解决的关键问题之一。传统微生物检测技术具有易污染、周期长、灵敏度低等特点,而国外使用的基于微生物表达谱的生物质谱分析技术可实现对微生物的现场快速、准确的鉴定、分类、溯源和监测,具有传统微生物检测技术不可比拟的优势,为生物安全等领域提供了一种强有力的分析测试手段,但对我国采取了核心技术封锁策略,因此开发具有核心自主知识产权的创新微生物检测设备和配套技术体系已成为我国生物安全领域研究的重要课题。本论文所研究的高速数据采集系统是国家重大科学仪器设备开发专项“生物安全专用基质辅助激光解析仪的开发及应用(2012YQ180117)”中的重要组成部分之一。基质辅助激光解析电离化/飞行时间质谱(MALDI-TOF-MS)是近年来快速发展起来的一种新型软电离生物质谱,具有灵敏度高、准确度高及分辨率高等特点。MALDI-TOF-MS由进样系统、基质辅助激光解析离子源、飞行时间质量分析器和离子束流高速采集等几部分组成。离子束流高速采集包括离子检测器和高速数据采集系统两部分,其中高速数据采集系统完成对检测器输出的离子脉冲信号的数据采集、传输、处理、分析等。准确测量离子脉冲信号是获得高质量质谱数据的关键环节。高频微弱离子脉冲信号的测量包括微弱信号调理电路、高速ADC数据采集、数据存储、数据上传处理分析等。为提高离子脉冲信号测量精度,本文以FPGA作为主控芯片,利用过采样技术提高信噪比,即将ADC采样率设定为2Gsps,同时设定ADC分辨率为12bit,并配合数据采集传输扩展相应存储容量和高速传输接口,实现对离子脉冲信号的快速、高精度测量。本论文的具体研究内容包括:1.高速数据采集系统方案设计。从满足MALDI-TOF-MS中离子脉冲信号检测要求出发,首先确定了高速数据采集系统硬件电路构成形式。该硬件电路主要包括FPGA主控电路、信号调理电路、ADC采样电路、DDR2 SDRAM存储电路、千兆以太网电路、ADC时钟电路,及所需电源电路等。其中FPGA主控电路实现对整个高速数据采集系统的逻辑控制;信号调理电路主要对MALDI-TOF-MS检测器输出的最大幅值为10mA的离子脉冲信号进行电流转电压、微弱信号放大、同时为与ADC输入方式配合将信号由单端输出转为差分输出;高速ADC模块对调理输出信号进行高速采样,将离子脉冲信号转换成数字信号;DDR2 SDRAM存储电路实现对采样数据的缓存,同时降低数据的实时传输速率。为提高被测样品离子脉冲信号测量信噪比,需对同一样品的多次离子脉冲信号采样后进行数据叠加处理,在FPGA内部存储空间无法满足情况下,外扩DDR2 SDRAM进行数据缓存;千兆以太网电路主要以1000Mbps的速率实现与上位机的数据交互;ADC时钟电路提供ADC芯片所需的高频、高精度采样时钟;电源模块主要是为高速数据采集系统提供所需要的电源。2.进行高速数据采集系统硬件电路设计。从MALDI-TOF-MS所要检测的离子脉冲宽度、测量精度、最大质量数、叠加次数等参数确定高速数据采集系统采样率为2Gsps、分辨率为12bit、离子脉冲信号有效带宽在400MHz以内、存储容量为512MB,并通过千兆以太网口实现采样数据的批量上传。为提高采样时钟频率精度,通过选取锁相环芯片,生成ADC芯片所需要的1GHz差分时钟;调理电路模块所选芯片为具有超低噪声和超低失真的运算放大器AD8099,以及高带宽差分放大器等实现高带宽、高信噪比,且满足ADC满量程的输出信号。为保证高速信号完整性,在电路布线与PCB制板时采取了如下具体措施:(1)对于高频模拟信号和数字信号传输线,采用差分处理,有效降低噪声,提高抗干扰能力;(2)在设计电路板时采用8层制板,即顶层-地层-信号层-电源层-地层-信号层-电源层-底层,使信号层与地层或电源层相邻,保证信号返回路径阻抗最小;(3)AD模块采用100欧姆差分电阻进行阻抗匹配,减小信号反射;(4)电源层、地层布线与信号布线的走线方向一致,减小噪声干扰;(5)DDR2SDRAM模块采用蛇形走线,保持信号长度一致,满足信号时序要求;(6)信号线间距采用3W原则,减小信号间串扰;(7)表层与底层做铺地处理,以及为板卡制作法拉第电笼等,减小电磁干扰。通过以上措施,有效保证了信号完整性。3.FPGA逻辑设计。FPGA内部逻辑设计主要包括ADC时钟模块控制逻辑、ADC高速输出数据接口、DDR2 SDRAM控制器及其控制逻辑、千兆以太网芯片控制逻辑等。其中ADC时钟模块控制逻辑使FPGA芯片通过SPI接口控制锁相环芯片生成1GHz时钟,作为ADC芯片的采样时钟;ADC高速数据输出接口主要在FPGA内部例化一个输入为48bit,输出为32bit的异步FIFO,进行数据位数转换。DDR2 SDRAM控制器及其控制逻辑主要调用DDR2 SDRAM Controller with altmemphy IP核,通过控制逻辑控制IP核从而实现对DDR2 SDRAM的读写操作。千兆以太网控制逻辑主要编写了UDP协议通过GMII接口实现数据的传输。通过FPGA逻辑控制,实现了高速数据采集系统时序和控制的协调统一。4.高速数据采集系统性能测试。锁相环模块、ADC模块、存储模块和千兆以太网模块是高速数据采集系统的核心部分,分别测试高速数据采集系统的信号采集、数据存储和数据传输功能,具体结果包括:(1)以FPGA作为主控芯片,配合采样率为2Gsps、分辨率为12bit的ADC芯片对高频离子脉冲信号进行高速高精度采样。通过对250MHz输入信号进行实际采样测试,达到SNR=44.6639,ENOB=7.1269,满足设计要求;(2)以FPGA作为主控芯片,配合DDR2 SDRAM大容量存储芯片对ADC采样数据进行高速实时存储,在传输速率为667Mbps下,传输数据准确;(3)以FPGA作为主控芯片,配合千兆以太网接口实现对DDR2SDRAM中批量数据的高速上传,在传输为1000Mbps下,传输数据准确。此外,针对调理电路进行测试,实现了有效带宽在400MHz以内,且达到ADC芯片的满量程输入信号,且信噪比较高,满足设计要求。最后,对高速数据采集系统所涉及的研究工作进行了总结。本论文主要依据MALDI-TOF-MS的指标要求对数据采集系统进行需求分析和具体设计,并对高速数据采集系统板卡的核心功能和关键指标进行了测试验证,测试结果满足设计要求。下一步研究计划:1、通过完善硬件电路、软件滤波等措施,进一步提高调理电路和ADC采样电路的信噪比,实现系统测量精度和测量灵敏度的进一步提升。2、对已完成过的独立逻辑设计进行整合,实现高速数据采集系统从离子脉冲信号采集→数据存储→数据传输的完整流程,为后续进行数据处理分析并生成质谱图提供关键支撑。3、开发上位机数据解析处理算法,进一步提高测量信号精度。4、在质谱仪仿真平台上,开展高速数据采集系统的应用测试评价。
首页
