LEMC是扩展多块计数器，大致相当于8b/10b链路层中的LMFC。SYSREF对系统中的所有LEMC进行对齐，并使用LEMC边界来确定同步和通道对齐。
Scramble Serialize/SH Insert | 加扰 序列化/SH插入 |
Block 0 SH Octet0 | 块0 SH 八位位组0 |
Lane1, Block0 Contain Sample 0 from Converters 7:4, Sample 1 from Converter 4, and Bits 11:8 of Converter 5 Sample 1. These 64 Bits Are Scrambled to Form a Scrambled Block of Data. | 通道1、块0包含来自转换器7:4的样本0、来自转换器4的样本1，以及来自转换器5样本1的位11:8。这些64位都已加扰，以形成加扰数据块。 |
Lane0, Block0 Contain Sample 0 from Converters 3:0, Sample 1 from Converter 0, and Bits 11:8 of Converter 1 Sample 1. These 64 Bits Are Scrambled to Form a Scrambled Block of Data. | 通道0、块0包含来自转换器3:0的样本0、来自转换器0的样本1，以及来自转换器1样本1的位11:8。这些64位都已加扰，以形成加扰数据块。 |
Frame 0 | 帧0 |
Block 2 | 块2 |
Frame Boundaries Align with Block Boundaries on Every Third Block. | 帧边界与每三个块的块边界对齐。 |
Frame 3 | 帧3 |
MB | MB |
EMB = 3 | EMB = 3 |
Frame Boundaries Near a Multiblock Boundary Occur at 33 and 63 – Blocks, not Aligned. | 多块边界附近的帧边界出现在块33和63边界处，没有对齐。 |
SERDOUT1± | SERDOUT1± |
Multiblock and Frame Alignment Occurs at the End of 96th Block (Block 95) and 128th Frame (Frame 127). So, E = 3. | 多块和帧对齐出现在第96个块（块95）和第128个帧（帧127）的末端位置。因此，E = 3。 |
SERDOUT0± | SERDOUT0± |
Frame 127 | 帧127 |
图5.串行输出多块/帧对齐，LMFS = 2.8.6.1，N’ = 12，E = 3。
同步字
32位同步字由多块中32个块的每个同步头位组成，其中第一个传输的是位0。同步字用于提供通道同步，并使能确定性延迟。此外，它还可以选择性地提供CRC错误校验、前向纠错，或者提供一个命令通道，供发射器与接收器通信。
32位同步字有三种不同的格式选项。在每种情况下，都需要多块序列的结束，因为它用于获得多块同步和通道对齐。
64b/66b链路操作
当使用64b/66b链路层时，链路的建立过程从同步头对齐开始，然后是扩展多块同步，最后是扩展多块对齐。
同步头对齐
同步头中的同步转换位确保在每个块边界（66位）都有一个数据转换。JESD204C接收器中的状态机检测到一个数据转换，在66位后再查找另一个转换。如果状态机检测到64个连续以66位间隔进行的位转换，则会实现同步头锁定(SH_lock)。如果没有检测到64个连续转换，则重新启动状态机。
图6.JESD204C扩展多块（通道）对齐。
扩展多块同步
一旦实现同步头对齐，接收器就会在转换位中查找扩展多块结束(EoEMB)序列(100001)。同步字的结构确保此序列只能在适当的时间发生。一旦确定EoEMB，状态机将检查每32个同步字，以确保存在多块结束导频信号(00001)。如果E = 1，EoEMB位也会存在导频信号。如果E > 1，那么每个E × 32转换位，导频信号都将包含EoEMB位。一旦检测到四个连续的有效序列，就可以实现扩展多块结束锁定(EMB_LOCK)。继续监测每个E × 32转换位，如果没有检测到有效的序列并重置对齐过程，则EMB_LOCK丢失。
扩展多块（通道）对齐
使用64b/66b链路层时的通道对齐与使用8b/10b链路层时的通道对齐非常相似，每个通道上的JESD204C接收器都使用一个弹性缓冲区来存储传入的数据。这被称为扩展多块对齐，缓冲区开始在EoEMB边界（而不是在使用8b/10b链路层时ILAS期间的/K/至/R/边界）存储数据。图6说明了如何实现通道对齐。每个通道的接收缓冲区在接收到EoEMB的最后一位之后开始缓冲数据（最后一个接收通道除外）。接收到最后一个接收通道的EoEMB之后，会触发释放所有通道的接收缓冲区，所以现在所有通道都是对齐的。
错误监测和前向纠错
JESD204C同步字选项让用户能够监测或纠正JESD204数据传输中可能发生的错误。纠错会导致额外的系统延迟。对于大多数应用，使用CRC-12同步字进行错误监测是可行的，因为它提供了大于1 × 10-15的误码率(BER)。
JESD204C发射器中的CRC-12编码器接收每个多块的加扰数据位，并计算12个奇偶校验位。这些奇偶校验位在随后的多块中传输到接收器。接收器同样将从接收到的每个数据多块中计算12个奇偶校验位，并与同步字中接收到的位进行对比。如果所有奇偶校验位都不匹配，则接收到的数据中至少存在一个错误，可以触发错误标志。
对于对额外延迟不敏感但对错误敏感的应用（例如测试和测量设备），使用FEC可以得到优于10 × 10-24的误码率。JESD204C发射器中FEC电路计算多块中已加扰数据位的FEC奇偶校验位，并在下一个多块的同步头位流上对这些奇偶校验位编码。接收器计算接收位的校验子，本地生成的奇偶校验位和接收到的奇偶校验位之间的差异就在于此。如果校验子为0，则假定接收到的数据位正确。如果校验子非0，则可以用它来确定最可能的错误。
FEC奇偶校验位的计算方法与CRC相似。FEC编码器接收多块的2048位加扰数据位，并添加26位奇偶校验位，以构建一个缩短的二进制循环码。该码的发生器多项式为：
对于每个多块，这个多项式可以纠正最多9位突发错误。
总结
为了满足未来几年数据密集型应用更快处理数据的需求，JESD204C将多千兆位接口定义为数据转换器和逻辑器件之间必需的通信通道。高达32 GSPS的通道速率和64b/66b编码使超高带宽应用能以最小的开销来提高系统效率。这些和其他标准改进对于5G通信、雷达和电子战应用都大有裨益。再加上纠错功能，先进的仪器仪表和其他应用都能够无错运行多年。
有关JESD204及其在ADI公司产品中的实现的更多信息，请访问ADIJESD204串行接口页面。有关ADI高速转换器的更多信息，请访问我们的RF转换器页面和28 nm RF 数据转换器页面。有关ADI收发器产品的更多信息，请访问我们的RadioVerse页面。
首页
