7奈米制程节点将是半导体厂推进摩尔定律（Moore’s Law）的下一重要关卡。半导体进入7奈米节点后，前段与后段制程皆将面临更严峻的挑战，半导体厂已加紧研发新的元件设计构架，以及金属导线等材料，期兼顾尺寸、功耗及运算性能表现。
台积电预告2017年第二季10奈米芯片将会量产，7奈米制程的量产时间点则将落在2018年上半。反观英特尔（Intel），其10奈米制程量产时间确定将延后到2017下半年。但英特尔高层强调，7奈米制程才是决胜关键，因为7奈米的制程技术与材料将会有重大改变。
比较双方未来的制程蓝图时间表，台积电几乎确认将于10奈米制程节点时超越英特尔。但英特尔财务长Stacy Smith在2016年Morgan Stanley技术会议上强调，7奈米制程才是彼此决胜的关键点，并强调7奈米的制程技术与材料与过去相比，将会有重大突破。
过去，在90奈米制程开发时，就有不少声音传出半导体制程发展将碰触到物理极限，难以继续发展下去，如今也已顺利地走到10奈米，更甚至到7或是5奈米制程节点，以过去的我们而言的确是难以想像。
英特尔在技术会议上的这一番谈话，引起我们对未来科技无限想像的空间，到底英特尔将会引进什么样的革新技术？以及未来在制程发展上可能会遭遇到什么样的挑战？本文将会试着从半导体制程的前段（元件部分）、后段（金属导线）以及市场规模等因素来探讨先进制程未来可能面临的挑战，以及对应的解决办法。
闸极设计走向全包覆结构
半导体前段制程的挑战，不外乎是不断微缩闸极线宽，在固定的单位面积之下增加晶体管数目。不过，随着闸极线宽缩小，氧化层厚度跟着缩减，导致绝缘效果降低，使得漏电流成为令业界困扰不已的副作用。半导体制造业者在28奈米制程节点导入的高介电常数金属闸极（High-k Metal Gate，HKMG），即是利用高介电常数材料来增加电容值，以达到降低漏电流的目的。其关系函式如下：
根据这样的理论，增加绝缘层的表面积亦是一种改善漏电流现象的方法。鳍式场效晶体管（Fin Field Effect Transistor，FinFET）即是藉由增加绝缘层的表面积来增加电容值，降低漏电流以达到降低功耗的目的，如图1所示。
图1传统平面式（左）与鳍式场效晶体管（右）图片来源：IDF，Intel Development Forum（2011）
图2为未来晶体管科技发展蓝图与挑战。鳍式场效晶体管为三面控制，在5或是3奈米制程中，为了再增加绝缘层面积，全包复式闸极（Gate All Around，GAA）将亦是发展的选项之一。但结构体越复杂，将会增加蚀刻、化学机械研磨与原子层沉积等制程的难度，缺陷检测（Defect Inspection）亦会面临到挑战，能否符合量产的条件与利益将会是未来发展的目标
III-V族、硅锗材料呼声高然物理挑战艰钜
改变信道材料亦是增加IC运算性能与降低功耗的选项之一，晶体管的工作原理为在闸极施予一固定电压，使信道形成，电流即可通过。在数位电路中，藉由电流通过与否，便可代表逻辑的1或0。
过去信道的材料主要为硅，然而硅的电子迁移率（Electron Mobility）已不符需求，为了进一步提升运算速度，寻找新的信道材料已刻不容缓。一般认为，从10奈米以后，III-V族或是硅锗（SiGe）等高电子（电洞）迁移率的材料将开始陆续登上先进制程的舞台。
图2清楚指出10奈米与7奈米将会使用SiGe作为信道材料。锗的电子迁移率为硅的2∼4倍，电洞迁移率（Hole Mobility）则为6倍，这是锗受到青睐的主要原因，IBM（现已并入Global Foundries）在硅锗制程上的着墨与研究甚多。
III-V族的电子迁移率则更胜锗一筹，约为硅的10∼30倍，但美中不足的是III-V族的电洞迁移率相当的低。从图2可看出，n型信道将会选择III-V族作为使用材料，并结合锗作为p型信道，以提高运算速度。
但要将SiGe或是III-V族应用在现行的CMOS制程仍有相当多的挑战，例如非硅信道材料要如何在不同的热膨胀系数、晶格常数与晶型等情况下，完美地在大面积硅基板上均匀植入，即是一个不小的挑战。此外，III-V族与锗材料的能隙（Bandgap）较窄，于较高电场时容易有穿隧效应出现，在越小型元件的闸极中，更容易有漏电流的产生，亦是另一个待解的课题。
后段制程面临微影、材料双重挑战
0.13微米之前是使用铝作为导线的材料，但IBM在此技术节点时，导入了划时代的铜制程技术，金属导线的电阻率因此大大地下降（表1），信号传输的速度与功耗将因此有长足的进步。
为何不在一开始就选择铜作为导线的材料？原因是铜离子的扩散系数高，容易鑽入介电或是硅材料中，导致IC的电性飘移以及制程腔体遭到污染，难以控制。IBM研发出双镶崁法（Dual Damascene），先蚀刻出金属导线所需之沟槽与洞（Trench & Via），并沉积一层薄的阻挡层（Barrier）与衬垫层（Liner），之后再将铜回填，防止铜离子扩散。与过去的直接对铝金属进行蚀刻是完全相反的流程。双镶崁法如图3所示。
首页
