图15展示了DRAM单位比特成本趋势。

图15． DRAM单位比特成本趋势。

图15是基于战略成本和价格模型中的晶圆成本估算值与图14中的单位比特密度相结合得出的。所有晶圆厂都是新建工厂，每月产能为75，000片晶圆，因为这是2020年DRAM晶圆厂的平均产能。这里假设的公司与国家对应关系是，美光－日本，三星／SK海力士－韩国。

这些计算不包括封装测试成本，也没有考虑划片槽宽度或芯片良率。

在此图中，较高的掩模数和较慢的比特密度增长的组合导致从每节点成本降低0．70倍减缓至每节点成本降低0．87倍。

结论

NAND已经成功地从2D过渡到3D，并且可以一路微缩至2025年左右。在2025年之后，可能会有非常高的层数，但是除非在工艺或设备效率方面取得突破，否则单位比特成本的降低可能会结束。

今天的前沿逻辑利用3D FinFET结构，但直到2025年左右引入CFET之后，它才是真正的堆叠器件的3D技术。通过从FinFET到HNS到CFET的过渡，逻辑有可能继续微缩至2020年代末，之后成本降低可能会放缓。

DRAM是3个市场领域中最受限制的领域，其微缩和成本降低已经显着放缓，并且目前尚无解决方案。较慢的比特密度和成本下降可能会持续到2025年左右，那时可能需要一种新的存储器类型。