1、ESD测试能量释放于机壳,通过电子产品或设备和耦合板的耦合电容,会在机壳上建立电压V即产生电压降!
电压的幅度与接地线阻抗、机壳与大地的电容、机壳与内部电路的电容有关。
2、系统地与机壳地分离的电子产品,内部电路也不会设计成与机壳连通,所以干扰进入内部电路主要是耦合方式。通过耦合方式进入电子产品内部的情况,与机壳上建立的du/dt,接地线上建立的di/dt有关,与机壳上建立的电压绝对值不直接相关-因此大机箱的电子设备就相对不易受干扰;其对地电容比较大,不易建立较大的电压降即系统的du/dt和di/dt。
建立电压的绝对值与绝缘强度不够造成间隙放电!有外屏蔽的产品其绝缘强度就高;大部分静电顺着外屏蔽路径放电,从而很容易就通过ESD的设计。
3、如果耦合是干扰的主要路径,我们可以采取一些措施,措施可以是很多不同的方法。一般来说耦合路径会比较多,有一些还不易察觉,直接采取阻断耦合路径的方法不易实现,除非通过结构分析、干扰分析发现了明确的结构缺陷或者路径。拉开距离可以减小耦合电容,间隙衬垫聚四氟乙烯等材料也可以减小电容,从而减少耦合强度。
实际我有看到客户的电子产品有这样的问题:
A.内部电路有连接线走线时直接贴住机壳了,这就存在设计的结构缺陷。
B.一根高阻抗的输入线与一根本来没有干扰的导线捆扎走线,而这个根本没有干扰的导线有一段比较靠近机壳,这也会有耦合ESD的问题。
4、或多或少总有一部分干扰经耦合进入内部电路,是否能处理好这些耦合进来的干扰;系统接地是关键。
连续的、靠得住的系统接地,可以承载内部电路不受外部干扰,不管系统地是否实际接大地。参考上图中的耦合路径分析箭头路径分析。
在进行ESD的内部结构电路的PCB分析时,我们可以看到在IO线端口见到电阻电容的设计,这些电容可以把耦合过来的干扰导入系统地。
当干扰源阻抗比较低时,同时信号允许的情况下,可以串电阻或者磁珠改善。
注意:对于高频电路,电容对干扰和有用信号同时起作用,所以不能用于高频信号电路。但使用TVS器件时(较小的结电容)电压高于信号电压,基本对有用信号没有影响。
说明一下:当信号电平为0时,从0电平开始干扰信号就需要消耗能量给电容充电,适当电容量可以吸收掉干扰能量,使干扰电平达不到逻辑动作电平,电子产品电路不受干扰。TVS在这个过程中基本不起作用,即便干扰电平已经达到逻辑动作电平。
很多时候由于干扰能量是吸收不完会穿过PCB,会通过CPU/MCU,如上图中的箭头所示路径!
所以后面我再分析电子产品内部ESD的问题设计时知道:一方面我们要规划干扰在PCB上的路径(注意这是在布板PCB板时需要提前规划);另一方面要尽量控制干扰幅度。