IEC 61523-1:2012*IEEE Std 1481
延迟和功率计算标准 - 第1部分:集成电路延迟和功率计算系统
Delay and power calculation standards - Part 1: Integrated circuit delay and power calculation systems
2023-10
- 标准号
- IEC 61523-1:2012*IEEE Std 1481
- 发布
- 2012年
- 发布单位
- 国际电工委员会
- 替代标准
- IEC 61523-1:2023
- 当前最新
- IEC 61523-1:2023
IEC 61523-1:2012*IEEE Std 1481相似标准
推荐
物联产品&设备电磁兼容参考设计思路（四）
可以粗略地认为，信号在印制板引线的传输速度，约为光速的1／3到1／2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4～20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。...
浅析新三板半导体的芯片设计（二）
根据芯片功能的不同，可以将集成电路可以分为 CPU、GPU、FPGA、AISC、存储器、模拟电路等：（1） CPU中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心和控制核心。它的功能主要是解释计算机指令以及处理计算机软件中的数据。...
顺磁小课堂48期 | 为什么脉冲EPR发展滞后于脉冲NMR？
弛豫时间大致与磁矩的平方成正比，因此电子弛豫的速度是原子核的106倍，这就要求脉冲EPR的脉冲宽度、脉冲延迟和重复时间比脉冲NMR短106倍，因此对微波技术和半导体集成电路的要求非常高，技术难度很大。此外，连续波EPR能满足大部分科研需求，具有较高的性价比。...
做好一块PCB板要注意的五个问题（一）
高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线（每30cm线长约有2ns的延迟量）带来延迟时间的增加，可使系统速度大为降低。...