DLA DESC-DWG-85078 REV C-1992
发射极耦合逻辑16引脚浸兼容可用3位编程的积极延迟线

DELAY LINES, ACTIVE, PROGRAMMABLE 3 BIT, 16 PIN DIP COMPATIBLE, EMITTER-COUPLED LOGIC (ECL)


说明：

  • 此图仅显示与当前标准最近的5级引用；
  • 鼠标放置在图上可以看到标题编号；
  • 此图可以通过鼠标滚轮放大或者缩小；
  • 表示标准的节点，可以拖动；
  • 绿色表示标准：DLA DESC-DWG-85078 REV C-1992 ， 绿色、红色表示本平台存在此标准，您可以下载或者购买，灰色表示平台不存在此标准；
  • 箭头终点方向的标准引用了起点方向的标准。
标准号
DLA DESC-DWG-85078 REV C-1992
发布
1992年
发布单位
美国国防后勤局
 
 
该图描述了一系列可编程 3 位、16 引脚兼容的要求

DLA DESC-DWG-85078 REV C-1992相似标准

DLA DESC-DWG-85019 REV D-1993 16引脚兼容电晶体逻辑线路界面3位可编程延迟线 DLA DESC-DWG-85141 REV B-1993 可兼容的电晶体逻辑线路14引脚浸兼容可延迟3个单位的延迟线 DLA DSCC-DWG-85078 REV D-2008 可编程活动延迟线,与3比特16 PIN DIP的兼容,并与发射器逻辑耦合 DLA DSCC-DWG-85019 REV E-2008 3比特的可编程活动延迟线,与16 PIN 及3比特的晶体管.晶体管逻辑电路兼容,并与发射器逻辑耦合 DLA DESC-DWG-87035 REV B-1993 低功率肖特基14引脚浸兼容三重积极延迟线


Copyright ©2007-2022 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证：京ICP证110310号