DLA SMD-5962-89776 REV B-2007
硅单片,四重NPN晶体管阵列,高速线性微型电路

MICROCIRCUIT, LINEAR, FAST QUAD NPN TRANSISTOR ARRAY, MONOLITHIC SILICON


 

 

非常抱歉,我们暂时无法提供预览,您可以试试: 免费下载 DLA SMD-5962-89776 REV B-2007 前三页,或者稍后再访问。

您也可以尝试购买此标准,
点击右侧 “购买” 按钮开始采购(由第三方提供)。

点击下载后,生成下载文件时间比较长,请耐心等待......

 

标准号
DLA SMD-5962-89776 REV B-2007
发布
2007年
发布单位
美国国防后勤局
 
 
适用范围
该图描述了符合 MIL-STD-883 的非 JAN B 级微电路(根据 MIL-PRF-38535 附录 A)的设备要求。

DLA SMD-5962-89776 REV B-2007相似标准


推荐

【防务资讯】“DARPA2016年展示日”10大前沿主题——频谱篇

DAHI计划实现集成的微系统的设备和材料包括:(1)基于CMOS的模拟和数字电路高度集成;(2)基于氮化镓(GaN)的高功率、高电压和低噪声放大器(3)基于砷化镓(GaAs)和磷化铟(InP)异质结双极晶体管(HBT)和高电子迁移率晶体管(HEMT)的高速/高动态范围、低噪声电路(4)基于锑基化合物半导体的高速、低功耗电子器件(5)用于直接带隙光子源和探测器的化合物半导体光电器件,以及基架构的调制器和波导等...

用碳纳米管来计算 微型碳纳米管强势回归,现已有实力与竞争。

CNFET电路的性能仍远落后于。其中核心挑战就是碳纳米管的密度问题。2013年我们宣布制造出碳纳米管计算机时,能够在晶体管沟道的垂直线上生成线性密度为每微米1至10个碳毫微管的碳纳米管阵列。为了确保高性能CNFET具备充分的载流能力,需要将以上数值提高10至100倍。还需要确保每个点的密度都是统一的,以便将晶体管偏差保持在最低的水平。2014年,我们宣布开发了一种能够同时应对这些挑战的新技术。...

高算力芯片未来技术发展途径

WSE第一代芯片采用台积电16 nm工艺制程,裸片尺寸达46225 mm2,包含超过1.2万亿个晶体管,拥有高达18 GB的片上内存和9 PB/s的内存带宽。单颗芯片上集成了40万个稀疏线性代数内核,相当于数百个GPU集群的算力。WSE第二代芯片采用台积电7 nm工艺制程,得益于工艺的进步,单片集成晶体管数目达到2.6万亿个,单芯片集成了40 GB SRAM,存储带宽达到20 PB/s。...

是时候抛弃旧的摩尔定律了

逻辑芯片中最密集的部分通常是构成处理器高速缓存的SRAM存储器,数据被存储在其中以便快速重复访问。这些高速缓存是六晶体管单元的大型阵列,可以将它们紧密封装在一起,部分原因是其规则性。通过这种测量,迄今为止报告的D L的最大值是使用TSMC 5纳米工艺制造的135兆位SRAM阵列,每平方毫米封装了2.86亿个晶体管。在建议的命名法中,该名称应为286M。...





Copyright ©2007-2022 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证:京ICP证110310号