IEC 62530:2021
系统级硬件描述语言. 统一硬件设计, 规范和鉴定语言
SystemVerilog - Unified Hardware Design, Specification, and Verification Language
IEC 62530:2021 发布历史
IEC 62530:2021由国际电工委员会 IX-IEC 发布于 2021-07-01。
IEC 62530:2021 在中国标准分类中归属于: L74 程序语言，在国际标准分类中归属于: 25.040.01 工业自动化系统综合。
IEC 62530:2021的历代版本如下：
- 2021年 IEC 62530:2021 系统级硬件描述语言. 统一硬件设计, 规范和鉴定语言
- 2011年 IEC 62530:2011*IEEE Std 1800:2011 IEEE/IEC 国际标准 SystemVerilog - 统一的硬件设计、规范和验证语言
- 2007年 IEC 62530:2007 系统级硬件描述语言标准.统一硬件设计、规范和鉴定语言
IEC 62530:2021相似标准
推荐
芯片验证策略六部曲（一）
而在我们已经介绍过RTL设计和门级网表以后，这里需要引入一个目前更高抽象级的描述TLM（事务级模型，transaction level models）。 TLM一般会在早期用于构建硬件的行为，侧重于它的功能描述，不需要在意时序。同时各个TLM模型也会被集成为一个系统，用来评估系统的整体性能和模块之间的交互。...
一文详解FPGA的设计与应用（二）
第二 硬件可实现原则 FPGA设计通常会使用HDL语言，比如Verilog HDL或者VHDL.当采用HDL语言来描述一个硬件电路功能的时候，一定要确保代码描述的电路是硬件可实现的。 Verilog HDL语言的语法与C语言很相似，但是它们之间有着本质的区别。C语言是基于过程的高级语言，编译后可以在CPU上运行。而Verilog HDL语言描述的本身就是硬件结构，编译后是硬件电路。...
浅析EDA技术在数字电路设计方案中的影响（一）
这样设计方法如同一砖一瓦建造楼房，不仅效率低、成本高而且容易出错，高层次设计给我们提供了一种“自顶向下”(Top-Down)全新设计方法，这种方法首先从系统入手，在顶层进行功能方框图划分和结构设计，在方框图一级进行仿真、纠错，并用硬件描述语言对高层系统进行描述，在系统一级进行验证，然后用综合优化工具生成具体门电路网表，其对应物理实现级可以是印刷电路板或专用集成电路，由于设计主要仿真和调试过程是在高层次上完成...
浅析EDA技术在数字电路设计方案中的影响（二）
特别是进入二十世纪90年代后，随着CPLD、FPGA等现场可编程逻辑器件逐渐兴起，VHDL、Verilog等通用性好、移植性强硬件描述语言普及，ASIC技术不断完善，EDA技术在现代数字系统和微电子技术应用中起着越来越重要作用。从通常意义上来说，现代电子系统设计已经再也离不开EDA技术帮助了。...