BS IEC 62530:2021
系统Verilog语言. 统一硬件设计, 规范和鉴定语言
SystemVerilog. Unified Hardware Design, Specification, and Verification Language
2011-07
BS IEC 62530:2021 发布历史
BS IEC 62530:2021由英国标准学会 GB-BSI 发布于 2021-08-19，并于 2021-08-19 实施。
BS IEC 62530:2021 在中国标准分类中归属于: L74 程序语言，在国际标准分类中归属于: 25.040.01 工业自动化系统综合。
BS IEC 62530:2021的历代版本如下：
- 2021年 BS IEC 62530:2021 系统Verilog语言. 统一硬件设计, 规范和鉴定语言
- 2011年 BS IEC 62530:2011 系统Verilog语言.统一硬件设计,规范和鉴定语言.
- 0000年 BS IEC 62530:2007
BS IEC 62530:2021相似标准
推荐
一文详解FPGA的设计与应用（二）
第二 硬件可实现原则 FPGA设计通常会使用HDL语言，比如Verilog HDL或者VHDL.当采用HDL语言来描述一个硬件电路功能的时候，一定要确保代码描述的电路是硬件可实现的。 Verilog HDL语言的语法与C语言很相似，但是它们之间有着本质的区别。C语言是基于过程的高级语言，编译后可以在CPU上运行。而Verilog HDL语言描述的本身就是硬件结构，编译后是硬件电路。...
掌握FPGA设计三大黄金法则
二、硬件可实现原则 FPGA设计通常会使用HDL语言，比如Verilog HDL或者VHDL。当采用HDL语言来描述一个硬件电路功能的时候，一定要确保代码描述的电路是硬件可实现的。 Verilog HDL语言的语法与C语言很相似，但是它们之间有着本质的区别。C语言是基于过程的高级语言，编译后可以在CPU上运行。而Verilog HDL语言描述的本身就是硬件结构，编译后是硬件电路。...