BS IEC 63011-2:2018
集成电路 三维集成电路 具有细间距互连的堆叠芯片的对准
Integrated circuits. Three dimensional integrated circuits - Alignment of stacked dies having fine pitch interconnect
- 标准号
- BS IEC 63011-2:2018
- 发布
- 2019年
- 发布单位
- 英国标准学会
- 当前最新
- BS IEC 63011-2:2018
- 适用范围
- BS IEC 63011-2 是关于什么的？ BS IEC 63011-2 是 BS IEC 63011 系列标准的第二部分，提供芯片接合过程中多个堆叠集成电路之间的初始对准和对准维护规范。这些规范定义了对齐键和键的操作程序。注：这些规范仅适用于芯片堆叠中使用芯片对芯片对齐的电耦合方法的情况。 BS IEC 63011-2 适合谁？堆叠芯片上的 BS IEC 63011-2 适用于： 集成电路制造商
BS IEC 63011-2:2018相似标准
推荐
卜伟海：后摩尔时代集成电路产业技术的发展趋势
与传统二维集成电路相比，三维集成电路的优势在于：①将多片集成电路芯片或晶圆堆叠键合，提升了芯片集成度；②引入TSV和混合键合工艺，缩短了芯片间互连长度，有效提高了信号传输速度并降低了功耗；③减小了封装尺寸，降低了设计和制造成本。此外，三维集成技术能够实现异质芯片的互连结合，可以相对容易地设计出高性能的系统芯片，发挥出最高的系统性能水平，具有独特的竞争优势。...
3D 芯片，走向何方？
我们现在可以设想一个多核处理器，它由一个内存缓存晶圆组成，使用细间距晶圆到晶圆键合堆叠在高级微处理器核心逻辑晶圆的顶部。电源通过 BSPDN 直接提供给核心逻辑晶体管。这种逻辑上的存储器结构随后可以堆叠到包含内部和外部互连的第三个芯片上——使用较旧的技术节点进行了优化。”我们在实现背面供电网络方面取得了哪些进展？ ...
半导体元器件失效分析
现象：桥连区的泄漏电流增加，甚至短路迁移离子：Ag,Pb,Sn,Au,Cu预防银迁移的方法：使用银合金；在布线布局设计时，避免细间距相邻导体间的电流电位差过高；设置表面保护层；清洗助焊剂残留物• 腐蚀出现条件：封装内存在潮气和离子沾污物本质：电化学反应混合集成电路的电化学腐蚀• 金属间化合物• 优点：提高结合力 • 缺点：过量的金属间化合物会使局部脆化北京软件产品质量检测检验中心（简称：北软检测）...