JEDEC JEP147-2003
使用适量网络分析(VNA)测试输入电容的程序

Procedure for Measuring Input Capacitance Using a Vector Network Analyzer (VNA)

JEDEC JEP147-2003 发布历史

This procedure is intended for VNA (Vector Network Analyzer) based measurement of pin input capacitance for devices with SSTL (Stub Series Terminated Logic) interface . This procedure does not mandate a specific method for measuring input capacitance. It has only to be considered mandatory if it is explicitly refered to by a component specification in conjunction with a value of an input capacitance defined in such a specification.

JEDEC JEP147-2003由(美国)固态技术协会,隶属EIA US-JEDEC 发布于 2003。

JEDEC JEP147-2003 在中国标准分类中归属于: L33 电子设备专用微特电机。

JEDEC JEP147-2003的历代版本如下：

• 2003年 JEDEC JEP147-2003 使用适量网络分析(VNA)测试输入电容的程序

非常抱歉，我们暂时无法提供预览，您可以试试： 免费下载 JEDEC JEP147-2003 前三页，或者稍后再访问。

注意： 点击下载后，生成下载文件时间比较长，请耐心等待......

标准号

JEDEC JEP147-2003

发布日期

2003年

实施日期

废止日期

无

中国标准分类号

L33

发布单位

US-JEDEC

适用范围

This procedure is intended for VNA (Vector Network Analyzer) based measurement of pin input capacitance for devices with SSTL (Stub Series Terminated Logic) interface . This procedure does not mandate a specific method for measuring input capacitance. It has only to be considered mandatory if it is explicitly refered to by a component specification in conjunction with a value of an input capacitance defined in such a specification.