高迁移率通道通过约18％的驱动电流增益提高了5nm工艺的性能，如图12所示。该技术已在IEDM 2019上进行了详细描述。
图12．高迁移率沟道（HMC）性能提升约18％。
这种性能提升的例子是用于L1高速缓存应用的高速SRAM阵列在0．85V电压下达到了4．1GHz，如图13 的shmoo图所示。
图13．用作高性能L1 HD SRAM阵列的Shmoo图在0．85V时显示4．1 GHz。
测量结果基于图14所示的135 Mb测试芯片。
图14． 台积电5 nm 工艺135 Mb SRAM测试芯片。
总而言之，此处描述的详细电路设计技术使产品开发人员能够从这项领先技术中获得最大的优势。这也体现了产品／电路设计人员与负责产品良率和可靠性的工艺开发人员之间进行设计工艺协同优化（DTCO）的重要性。
首页
